Preparatorio 9 Sistemas Digitales

Preparatorio

1. Utilizando flip – flops J-K, diseñe un contador asincrónico descendente modulo 20. Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento. 

2. Utilizando flip – flops J-K, diseñe un contador asincrónico ascendente módulo 104. Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento. 

3. Diseñar un contador asincrónico ascendente módulo 154, utilizando los contadores 7490 y 7493. Incluya el circuito de visualización en displays en ánodo común y el circuito de borrado manual que permita empezar en cero en cualquier momento.

4. Utilizando flip – flops J-K, diseñe un contador sincrónico descendente módulo 16. Incluya el circuito de visualización en displays de ánodo común y el circuito de borrado manual que permita empezar de cero en cualquier momento, en este ítem se debe presentar el siguiente análisis.

·         Diagrama de estado

·         Tabla de estados

Cuenta		Q3	Q2	Q1	Q0
0	15	1	1	1	1
1	0	0	0	0	0
2	1	0	0	0	1
3	2	0	0	1	0
4	3	0	0	1	1
5	4	0	1	0	0
6	5	0	1	0	1
7	6	0	1	1	0
8	7	0	1	1	1
9	8	1	0	0	0
10	9	1	0	0	1
11	10	1	0	1	0
12	11	1	0	1	1
13	12	1	1	0	0
14	13	1	1	0	1
15	14	1	1	1	0

Asignación de estados

	Estado actual				Estado próximo				Comando actual
Cuenta	Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0	J3	K3	J2	K2	J1	K1	J0	K0
0	0	0	0	0	1	1	1	1	1	X	1	X	1	X	1	X
1	0	0	0	1	0	0	0	0	0	X	0	X	0	X	X	1
2	0	0	1	0	0	0	0	1	0	X	0	X	X	1	1	X
3	0	0	1	1	0	0	1	0	0	X	0	X	X	0	X	1
4	0	1	0	0	0	0	1	1	0	X	X	1	1	X	1	X
5	0	1	0	1	0	1	0	0	0	X	X	0	0	X	X	1
6	0	1	1	0	0	1	0	1	0	X	X	0	X	1	1	X
7	0	1	1	1	0	1	1	0	0	X	X	0	X	0	X	1
8	1	0	0	0	0	1	1	1	X	1	1	X	1	X	1	X
9	1	0	0	1	1	0	0	0	X	0	0	X	0	X	X	1
10	1	0	1	0	1	0	0	1	X	0	0	X	X	1	1	X
11	1	0	1	1	1	0	1	0	X	0	0	X	X	0	X	1
12	1	1	0	0	1	0	1	1	X	0	X	1	1	X	1	X
13	1	1	0	1	1	1	0	0	X	0	X	0	0	X	X	1
14	1	1	1	0	1	1	0	1	X	0	X	0	X	1	1	X
15	1	1	1	1	1	1	1	0	X	0	X	0	X	0	X	1

Tabla de comportamiento de la red secuencias sincrónica 

J3=Q2’Q0’Q1’

K3= Q2’Q0’Q1’

J2= Q0’Q1’

K2=Q0’Q1’

J1=Q0’

K1=Q0’

J0=1

K0=1

5. Diseñe un circuito digital que permita dividir una señal cuadrada de frecuencia de 25 kHz para obtener una señal de frecuencia de 5 kHz.