Informe
I.
Consultar las
características de los contadores en anillo y los contadores Jhonson.
Es un registro
de desplazamiento que se caracteriza por tener su salida conectada a la
entrada. Generalmente se implementa con flip-flops con entradas de PRESET y
CLEAR, conectados en cascada y activaos de forma síncrona. Por lo que, un
contador en anillo es un contador síncrono.
Contador en anillo de 4 bits.
Su funcionamiento se basa en pasarun bit de
flip-flop a flip-flop. En cualquier instante del proceso de conteo, sólo un
flip-flop tiene su salida Q=1. Lo que produce que el contador en
anillo sea el contador más fácil de decodificar. De hecho, sabiendo que el
flip-flop está a uno, conocemos en que estado se encuentra el contador.
Tabla de estados de un contador en anillo de 4 bits.
Pulso
|
Q3
|
Q2
|
Q1
|
Q0
|
0
|
0
|
0
|
0
|
1
|
1
|
0
|
0
|
1
|
0
|
2
|
0
|
1
|
0
|
0
|
3
|
1
|
0
|
0
|
0
|
Para procesar n estados
necesita n flip-flops, siendo este su principal inconveniente.
Sin embargo, no necesita lógica añadida, ni para construir el siguiente estado,
ni para decodificar el estado.
Este contador es una variante del contador en
anillo que duplica el número de estados codificados, sin perder su velocidad.
Lo que si complica algo es la decodificación del estado.
Contador en Johnson de 4 bits.
La diferencia con un contador en anillo es que
ahora, en vez de conectar Q3 a J0,
y a K0 conectamos a J0 y Q3 a K0.
Esto hace que el biestable 3 cambie los ceros que le llegan por unos y
viceversa. . Una ventaja del contador Johnson respecto del contador en anillo
es que no es necesario utilizar las entradas asíncronas para inicializar el
contador - siempre y cuando, el estado inicial por defecto sea el 00002 .
Pulso
|
Q3
|
Q2
|
Q1
|
Q0
|
Decodificador
|
0
|
0
|
0
|
0
|
0
|
|
1
|
0
|
0
|
0
|
1
|
|
2
|
0
|
0
|
1
|
1
|
|
3
|
0
|
1
|
1
|
1
|
|
4
|
1
|
1
|
1
|
1
|
Q3Q0
|
5
|
1
|
1
|
1
|
0
|
|
6
|
1
|
1
|
0
|
0
|
|
7
|
1
|
0
|
0
|
0
|
|
En consecuencia de lo expuesto, con n flip-flops,
un contador Johnson es capaz de codificar 2n estados, y aunque la
decodificación se complica, la velocidad de conteo es igual a la del contador
en anillo.
II.
Consultar acerca de la
suma serial y definir la utilidad de los registros de desplazamiento dentro de
este caso (mínimo 1 hoja).
Las operaciones en serie son más lentas,
pero requieren menos equipo que las paralelas. Para demostrar el modo en serie
de operación, se presenta aquí el diseño de un sumador en serie. Los dos
números binarios al ser agregados en serie se almacenan en dos registros de
desplazamiento. Los bits se agregan un par al tiempo, secuencialmente por medio
de un circuito sumador completo (FA) como se muestra en la Figura. El bit de
arrastre del sumador completo se transfiere al flip-flop tipo D. La
salida de este flip-flop se usa entonces como arrastre de entrada para el
siguiente par de bits significativos. El contenido de los dos registros de
desplazamiento se desplaza a la derecha por un período de un tiempo palabra.
Los bits de suma de la salida S del sumador completo pueden ser trasferidos a
un tercer registro de desplazamiento. Desplazando la suma a A mientras
que los bits de A se desplazan hacia el exterior, es posible usar un
registro para almacenar el sumando y los bits de suma. La entrada serial (SI)
del registro /( es capaz de recibir un número binario nuevo mientras que los
bits de suma se desplazan hacia afuera durante la suma.
La operación del sumador en serie es como
sigue. Inicialmente, los registros A almacenan el sumando, el registro B
almacena el otro sumando y el flip-flop de borrado se lleva a 0. Las
salidas seriales (50) de A y B suministran un par de bits significativos
para el sumador completo en x y y. La salida Q de los flip-flops
da el arrastre de entrada z. El control de desplazamiento a la derecha habilita
ambos registros y el flip-flop del bit de arrastre; de esta manera, en el
siguiente pulso de reloj ambos registros se desplazan a la derecha, el bit suma
de S entra en el flip-flop de la extrema izquierda de A, y el
arrastre de salida se trasfiere al flip-flop Q. Ei control de desplazamiento a
la derecha habilita los registros por un número de pulsos de reloj iguales al
número de bits en los registros. Para cada pulso de reloj sucesivo, se
trasfiere un bit suma nuevo a A, un nuevo bit de arrastre a Q y
ambos registros se desplazan una vez a la derecha. Este proceso continúa hasta
que el control de desplazamiento a la derecha se inhabilita. Así, se lleva a
cabo la suma pasando cada par de bits conjuntamente con el arrastre previo a
través de un circuito sumador completo sencillo y trasfiriendo la suma, un bit
a la vez, al registro A.
Si el número nuevo tiene que agregarse al
contenido del registro A, este número debe ser trasferido primero en
serie al registro B. Repitiendo el proceso una vez más se agregará el
segundo número al número previo en A.
Comparando el sumador en serie con el
sumador en paralelo descrito en la Sección 5-2. se notan las siguientes
diferencias. El sumador en paralelo debe usar registros con capacidad de carga
en paralelo, mientras que el sumador serial usa registros de desplazamiento. El
número de circuitos del sumador completo en el sumador en paralelo es igual al
número de bits en los números binarios, mientras que el sumador en serie requiere
solamente un circuito sumador completo y un flip-flop para el arrastre.
Excluyendo los registros, el sumador en paralelo es un circuito combinacional,
mientras que el sumador en serie es un circuito secuencial. El circuito
secuencial en el sumador serial consiste en un circuito sumador completo y un
flip-flop que acumula el arrastre de salida. Esta es una operación en serie
típica porque el resultado de una operación de un tiempo de bit puede depender
no solamente en las entradas presentes sino en las entradas previas.
III.
Investigue acerca de
los convertidores serie-paralelo y paralelo-serie.
Convertidor
serie a paralelo
74164
El 74164 es un dispositivo CMOS con puerta de alta velocidad y con pines compatibles en baja potencia con dispositivos TTL.
Esta serie de integrados son registros de desplazamiento disparado por flanco de 8 bits con la entrada de datos en serie y una salida de cada uno de los ocho etapas . Los datos se introducen en serie a través de una de las dos entradas (DSA o Bss) ; ya sea de entrada puede ser utilizado como un ALTO activo para permitir la entrada de datos a través de la otra entrada . Ambas entradas deben estar conectadas entre sí o un no utilizado
Entrada debe estar vinculada ALTA . Los datos se desplaza un lugar a la derecha en cada BAJO – ALTO
Transición del (CP ) de entrada de reloj y entra en Q0 , que es la lógica Y de las dos entradas de datos (DSA , DSB) que existido un tiempo de preparación antes de la ascendente de reloj . Un nivel bajo en el reinicio general ( MR ) de entrada anula todo otros insumos y borra el registro de forma asíncrona , obligando a todas las salidas BAJO.
Convertidor
paralelo a serie
74165
El '165 contiene ocho cronometrós (maestro / esclavo) conectados como un registro de desplazamiento con gating auxiliar para proporcionar entrada paralela asíncrona primordial. Datos Paralelo entra cuando la señal de PL es BAJO . Los datos en paralelo pueden cambiar mientras PL se proporciona BAJO que la configuración recomendada y se observan tiempos de espera . Para un funcionamiento sincronizado , PL debe ser alta . El reloj de dos insumos realiza idénticamente ; uno puede ser utilizado como un reloj de inhibición mediante la aplicación de una señal de alta . Para evitar la doble de reloj, sin embargo , la señal de inhibición sólo debe ir ALTA mientras el reloj es alto. De lo contrario, la señal de inhibición de aumento hará que el
misma respuesta que un flanco de reloj ascendente. Las chanclas son disparado por flanco para las operaciones de serie . Los datos de entrada en serie puede cambiar en cualquier momento , con la única condición de que el recomendado se observan establecimiento y retención , con respecto a la flanco de subida del reloj.
El integrado 74165 carga en paralelo de 8 bits y la
convierte a serial- en el registro con salidas
complementarias disponibles a partir de la última etapa paralela Ingresando se
produce de forma asíncrona cuando la carga paralela ( PL ) de entrada es baja.
Con PL HIGH, el desplazamiento se produce en serie el flanco de subida del
reloj ; nuevos datos entra a través de la serie De datos ( DS) de entrada. El 2
-input O reloj se pueden utilizar para combinar dos fuentes de reloj
independiente, o una entrada puede actuar como un reloj activo BAJO enable.
Diagrama Lógico
Conclusiones
·
Se logró implementar y observar de los circuitos de
registro de desplazamiento en una dirección y en dos direcciones, además se
logró observar las distintas aplicaciones que se le pueden dar a los registros
de desplazamientos, como circuitos de detección de bits y sistemas de
seguridad.
·
Los registros de desplazamiento que tienen como
característica principal, que los valores de salida de cada flip flop dependen
de sus entradas y valores anteriores, siendo estos circuitos secuenciales,
además para mayor facilidad de implementación se utilizan flip flops tipo D.
·
Los registros de desplazamiento pueden ser utilizados
en diversas aplicaciones, en especial las vistas en la práctica, se pudo
implementar circuitos de seguridad, cuya clave es una secuencia determinada, es
decir esta clave sería una llave.
·
Los contadores de anillo son fáciles de implementar ya
que no se necesita ningún sistema de decodificación, es decir podemos saber en
cualquier instante el estado de conteo, viendo el estado en el que esta Q de
cualquier flip flop, su única desventaja es que para procesar n estados
necesita n flip-flops
·
Existen diversos tipos de registros de desplazamiento
estos dependen de sus entradas y salidas ya que estas pueden ser serie o
paralelo, los tipos son: serie-serie, serie- paralelo, paralelo- paralelo.
paralelo serie.
·
Los registros de desplazamiento tienen varias
aplicaciones, entre ellas tenemos: generadores pseudoaleatorios,
multiplicadores serie, registro de aproximación sucesiva, y retardo, esta
última se refiere a la disminución de frecuencia, de reloj.
Bibliografía
·
Lógica digital y diseño de computadores. M. Morris Mano, Pg 281
·
http://pdf.datasheetcatalog.com/datasheet/philips/74HC_HCT164_CNV_2.pdf
·
http://pdf.datasheetcatalog.net/datasheet/nationalsemiconductor/DS009782.PDF
No hay comentarios.:
Publicar un comentario