Preparatorio
I.
Consulte el
funcionamiento de los circuitos integrados: 74154, 7443, 74138, 74155 y 74156.
Presente un resumen del funcionamiento general de estos circuitos integrados.
74154
Estos
decodificadores 4 - líneas - a -16- líneas utilizan circuitos TTL para
decodificar cuatro entradas binarias codificadas en una de las dieciséis
salidas mutuamente excluyentes cuando tanto las entradas estroboscópicas, G1 y
G2 , son bajos. La función de demultiplexación se realiza mediante el uso de
las 4 líneas de entrada para hacer frente a la línea de salida, pasando los
datos de una de las entradas de luz estroboscópica con la otra entrada baja
estroboscópica. Cuando cualquiera de las entradas estroboscópica es alta ,
todas las salidas son altas. Estos demultiplexores son ideales para la
implementación de los decodificadores de memoria de alto rendimiento. Todas las
entradas se almacenan y diodos de entrada de sujeción se proporcionan para
minimizar los efectos de la línea de transmisión y con ello simplificar el
diseño del sistema.
7443
Estos decodificadores decimales monolíticos constan de ocho inversores y 1004 puertas NAND de entrada. Los inversores están conectados en parejas para hacer que los datos de entrada BCD disponible para decodificar por las puertas NAND . Decodificación completa de la lógica de entrada válido asegura que todas las salidas permanecen apagadas para todas las condiciones de entrada no válidos.
Las series ' 43A y " L43 decodificadores exceso - 3 -a- decimal , y el ' 44A y' L44 decodificadores gris a decimal disponen de entradas y salidas que son compatibles con la mayoría de otros circuitos lógicos de bajo nivel TTL y saturadas . Márgenes de ruido DC son típicamente un voltio .
Serie 54 , los circuitos 54L , y 54LS se caracterizan para operar en el rango de temperatura militar lleno de - 55 ° C a 125 ° C ; Circuitos en serie 74 , y 74LS se caracterizan para el funcionamiento de 0 ° C a 70 ° C .
74138
Estos circuitos Schottky - sujetadores están diseñados para ser utilizados en alto rendimiento de la memoria de decodificación o enrutamiento de datos aplicaciones, que requieren de propagación muy corto tiempo de retardo. En los sistemas de memoria de alto rendimiento de estos decodificadores pueden los ser utilizado para minimizar los efectos de decodificación sistema. Cuándo utilizado con memorias de alta velocidad, los tiempos de retardo de éstos decodificadores son por lo general menor que el tiempo de acceso típico de
la memoria . Esto significa que el retraso sistema eficaz introducido por el decodificador es despreciable.
El DM74LS138 decodifica uno-de - ocho líneas , con base en las condiciones en las tres entradas de selección binarios y la tres entradas de habilitación . Dos activo - bajo y un activo de alto entradas de habilitación reduce la necesidad de puertas o inversores externos cuando se expande. Un decodificador 24 de línea se puede implementar sin inversores externos, y un decodificador 32 de línea de requiere sólo un inversor. Una entrada de habilitación puede ser utilizado como una entrada de datos para aplicaciones de demultiplexación .
74155
Estos circuitos TTL cuentan con doble demultiplexores 1 línea a 4 líneas con luces estroboscópicas individuales e insumos binario de direcciones comunes en un solo paquete de 16 pines . Cuando ambas secciones son habilitado por el flash , la dirección común introduce secuencialmente seleccionar y ruta asociada datos de entrada a la apropiada de salida de cada sección. Los flashes individuales permiten activando o inhibiendo cada una de las secciones de 4 bits como se desee. Datos aplicados a C1 de entrada se invierte en sus salidas y de datos aplicada en C2 es cierto a través de sus salidas. el inversor tras los datos C1 permisos de entrada usan como un decodificador de 3 a 8 líneas , o 1 - a - 8 - line demultiplexor , sin gating externo.
74156
Estos TTLs monolítico cuentan con doble demultiplexores l- línea a 4 líneas con luces estroboscópicas individuales y entradas binaria de direcciones comunes en un solo paquete de 16 pines . Cuando ambas secciones están habilitadas por el flash , el común entradas binary- dirección secuencialmente seleccionar y ruta asocian datos de entrada a la salida apropiada de cada sección. el flash individuales Permiten activar o inhibir cada una de las secciones de 4 bits si lo deseas. Data aplica a la entrada 1C se invierte en sus salidas y datos aplicados a 2C no se invierte a través de sus salidas. El inversor siguiendo los 1C permisos de entrada de datos utilizan como un decodificador de 3 a 8 líneas o demultiplexor 1 -a- 8 línea sin gating externo. entrada sujeción diodos se proporcionan en todos estos circuitos para minimizar los efectos de la línea de transmisión y simplificar el diseño del sistema .
En general estos circuitos integrados,
son circuitos combi nacionales que tienen la función inversa de los
multiplexores ya que dependiendo de la posición de los selectores y los datos
de entrada este, mostrara una de las 2 a la n salidas.
II.
Consulte el
funcionamiento de los circuitos integrados: 7446, 7447, 7448, 7449. Indique
diferencias entre estos circuitos integrados.
7446, 7447
Estos circuitos integrados cuentan con salidas activas bajas diseñadas para circular LED de ánodo común o incandescente indicadores directamente. Todos los circuitos tienen plena ondulación de supresión entrada / controles de salida y una entrada de prueba de lámparas. Segmento pantallas de identificación y resultantes se muestran en una siguiente página. Mostrar los patrones de entrada BCD recuentos por encima de nueve
son símbolos únicos para autenticar las condiciones de entrada. Todos los circuitos incorporan líder automática y / o borde de salida , cero control de supresión (RBI y RBO ) . Prueba de lámparas (LT ) de estos dispositivos se puede realizar en cualquier momento cuando el nodo BI / RBO está en un nivel lógico alto . Todos los tipos contienen una imperiosa de supresión de entrada ( BI ), que puede ser utilizado para controlar
la intensidad de la lámpara ( por impulsos ) o para inhibir las salidas.
7448
Este dispositivo convierte los datos de
entrada BCD en señales de control para displays de 7 segmentos. El código BCD
se alimenta a las entradas A a la D. y después de la decodificación en el CI ,
ofrece pantalla de 7 segmentos ( a - f) datos de control de segmento. Las
salidas son de colector abierto , pero con una 2KU resistencia pull-up interna.
Las salidas del decodificador son - activo alto y tienen una corriente máxima
de salida de disipador de bajo nivel de 6 mA . Si se requieren corrientes más
altas , especialmente para la operación multiplex , se requieren transistores
externos adicionales. No hay pestillo interno.
No se muestra el segmento horizontal superior (a ) del número 6 y el segmento horizontal inferior ( d ) del número 9 . Para el funcionamiento normal , los pasadores de LT ( chequeo de pilotos , el pin 3 ) y BI / RBO ( salida ondulación supresión , pin 4 ) se tiran alta (RBI = ondulación de entrada de borrado , puede ser cualquiera de los niveles ) .
Todos los segmentos se pueden comprobar tomando LT baja. Esto debe activar todos los segmentos , es decir, una figura 8 se debe mostrar . Los ceros en las pantallas de varios dígitos son suprimidos mediante la vinculación de la salida BI / RBO de un dígito con la entrada RBI del lugar por debajo de ella . Como supresión del cero en el dígito menos significativo no es normalmente deseable , el RBI de esta etapa se deja abierta . Ceros después de la coma se pueden suprimir de manera similar . Como todos los segmentos se apagan cuando BI / RBO es baja. un control de intensidad de la pantalla se puede implementar mediante la aplicación de una señal de pulso modulada a esta clavija.
7449
El HD74LS49 cuenta con activos de alto salidas para conducir búfer lámpara. Este circuito incorpora una entrada de supresión directa. Identificación del segmento y muestra resultantes se muestran a continuación. Mostrar los patrones para los recuentos de entrada BCD superiores a 9 son símbolos únicos para autenticar las condiciones de entrada. Contiene una imperiosa de supresión de entrada { Bl) que se puede utilizar para controlar la intensidad de la lámpara mediante un pulso o para inhibir la salida. Las entradas y salidas son totalmente compatibles para su uso con TTL o DTL
III.
Consulte el
funcionamiento, distribución de pines y la tabla de función de los circuitos
integrados 7485 y 74C85. Presente un resumen del funcionamiento general de
estos circuitos integrados.
7485
Estos comparadores de magnitud de 4 bits realizan comparación de códigos binarios o BCD. Tres decisiones totalmente decodificados -cerca de dos, palabras de 4 bits (A, B ) se hacen y son externamente disponible en tres salidas . Estos dispositivos son totalmente ampliables a cualquier número de bits sin puertas externas. Palabras de mayor longitud puede ser comparado por los comparadores de conexión en cascada. El A l B , A k B , y A e salidas B de un el manejo de bits menos significativos etapa están conectados a la correspondiente entradas de la siguiente etapa de manipulación más significativa Bits. La manipulación de los bits menos significativos etapa debe tener una tensión de alto nivel aplicada a la entrada A e B . la camino en cascada se implementa con sólo un nivel de dos puerta demora a reducir los tiempos de comparación global de las palabras largas .
74C85
El 74C85 es un comparador de magnitud de cuatro bits que llevará a cabo la comparación de códigos binarios o BCD rectas. El circuito consta de ocho entradas comparar ( A0 , A1 , A2, A3 , B0 , B1 , B2 , B3 ) , tres entradas en cascada ( A> B, A < B y A = B ) , y tres salidas ( A> B , A < B y A = B ) . Este dispositivo compara dos palabras de cuatro bits (A y B ) y determina si son " mayor que ", "menor que " o " Igual a" uno al otro por un alto nivel en la salida apropiada . Para las palabras de más de cuatro trozos , las unidades pueden conectarse en cascada mediante la conexión de las salidas ( A> B, A < B, y A = B) de la etapa de menos significativo a las entradas en cascada ( A> B , A <B y A = B) de la siguiente etapa significativa . Además, el menos significativa etapa debe tener un voltaje alto nivel (VIN ( 1 ) ) aplicada a la entrada A = B y el voltaje de bajo nivel ( VIN ( 0 ) ) aplicada a A> B y A < B entradas.
IV.
Consulte el
funcionamiento, distribución de pines y la tabla de función de los circuitos
integrados: 74157, 74158. Presente un resumen del funcionamiento general de
estos circuitos integrados.
74157
Estos selectores de datos / multiplexores contienen inversores y conductores para suministrar la selección completa de datos en el chip a la salida de cuatro puertas . Se proporciona una entrada de impulsos separados. Un comando de 4 bits se selecciona de entre una de las dos fuentes, y se encamina a las cuatro salidas.
74158
El NTE74158 de 1 línea a línea 4 selector de datos / multiplexor en un 16 - Lead tipo DIP plástico paquete que contiene los inversores y controladores para abastecer la selección completa de datos en el chip a la salida de cuatro puertas . Se proporciona una entrada de impulsos separados. Una palabra de 4 bits se selecciona de entre una de las dos fuentes y es encaminado a las cuatro salidas. El NTE74158 presenta invertida salidas de datos para reducir al mínimo la propagación el tiempo de retardo.
V.
Consulte el
funcionamiento y distribución de pines de los displays de 7 segmentos (tanto
ánodo común como cátodo común) y de los displays hexadecimales TIL 311. Compare
estos dos tipos de displays y presente ventajas, desventajas, etc.
Distribución
de pines
Ánodo Común: es aquel donde los ánodos de todos los leds se conectan internamente
al punto de unión U y los cátodos se
encuentran disponibles desde afuera del integrado.
Cátodo Común: es aquel donde los cátodos de todos los leds se conectan internamente
al punto de unión U y los ánodos se
encuentran disponibles desde afuera del integrado.
TIL 311
Esta visualización hexadecimal contiene una de
cuatro bits de cierre , decodificador , el controlador y 4 × 7 emisor de luz
diodo ( LED) personaje con dos decimales dirigidas desde el exterior en un
paquete de 14 pines.
Este display es mucho mejor que los de 7
segmentos ya que consta de un decodificador controlador y podemos visualizar
hasta la letra F.
VI.
Diseñe, esquematice y
simule un circuito digital que muestre en un display BCD-7 segmentos mediante
un bit de selección el menor de entre dos números BCD y la suma de los mismos.
Se deben mostrar en displays BCD-7segmentos cada número de entrada. Si los dos
números de entrada son iguales, se encenderá un LED y en el display de salida
no se mostrará nada, y utilice también un LED para mostrar las decenas (carry)
del resultado de la suma.
VII.
Diseñar un circuito que
realice la resta del número A de 4 bits con el menor de dos números B y C
(también de 4 bits). Todos los números están codificados en el sistema binario
natural. El número A, el número menor entre B y C así como el resultado deben
ser mostrados en displays. Si los números B y C son iguales encender un led y
el resultado ha de ser igual al número A.
Bibliografía
·
http://www.unicrom.com/Tut_display-7-segmentos.asp
No hay comentarios.:
Publicar un comentario